Salta al contenuto principale
CODICE 84506
ANNO ACCADEMICO 2023/2024
CFU
SETTORE SCIENTIFICO DISCIPLINARE ING-INF/01
LINGUA Italiano (Inglese a richiesta)
SEDE
  • GENOVA
PERIODO 2° Semestre
MODULI Questo insegnamento è un modulo di:
MATERIALE DIDATTICO AULAWEB

OBIETTIVI E CONTENUTI

OBIETTIVI FORMATIVI

Il corso si prefigge lo scopo di sviluppare conoscenze e competenze relative ai dispositivi elettronici, ai circuiti ed ai sotto-sistemi a segnale misto, alle metodologie di progettazione ed alle tecnologie microelettroniche. La seconda parte del corso affronta i seguenti argomenti: Operational Transconductance Amplifier (OTA) e realizzazione di amplificatori operazionali integrati, analisi della precisione, flusso e metodologie di progettazione, elementi di base di filtri a capacità commutate e a tempo continuo, sistemi di conversione del segnale A/D e D/A, modulatori Sigma-Delta.

OBIETTIVI FORMATIVI (DETTAGLIO) E RISULTATI DI APPRENDIMENTO

Il corso si prefigge lo scopo di sviluppare conoscenze e competenze relative alla progettazione di circuiti integrati digitali. In particolare nella prima fase del corso vengono fornite agli studenti le conoscenze di base relative a tutte le macro-fasi della progettazione, dalla definizione dei requisiti alla produzione seriale. In seguito il corso si concentra in dettaglio sui seguenti aspetti:

1) progettazione delle parti fondamentali di un circuito integrato digitale quali la parte di controllo ed il data path. 

2) verifica funzionale nella fase di front end della progettazione di un circuito integrato digitale attraverso le tecniche allo stato dell'arte utilizzate in ambito industriale

MODALITA' DIDATTICHE

Lezioni frontali

PROGRAMMA/CONTENUTO

 

  1. Overview: dalle specifiche alla produzione seriale
    1. Descrizione della genesi di un Circuito Integrato
    2. I requisiti
    3. Cenni sulle figure professionali coinvolte
    4. Le fasi della progettazione digitale 
      1. (Front-End / Back End / DFT/ Manufacturing / Test / Packaging / Caratterizzazione / Qualifica )
    5. Strumenti e linguaggi utilizzati nelle varie fasi
    6. Investimenti Richiesti 
    7. Criticita' 
  2. Design Flow (6h: covers the typical design flows used in digital design, with detailed description of each phase of the flow and a complete flow example from RTL to GDSII)
  3. Module/top level flow, examples
  4. Control Path design (4h: covers the techniques to manage the fundamental signals and resynchronization problems in digital design)
  5. Clocks and resets
  6. Synchronizers and metastability
  7. FIFO architecture
  8. Data Path Design (4h: describes the fixed point 2’s complement numbering systems and how to perform mathematical operations on digital signals, together with digital filter design and implementation)
  9. Basic DSP concepts
  10. Digital filter design: IIR, FIR, LMS
  11. Low power design (2h: covers the main techniques used to save power and create power efficient digital designs)
  12. Low power design techniques,
  13. power regioning, UPF/CPF flows
  14. Advanced DSP (6h: introduces advanced  digital signal processing techniques and their implementation)
  15. Multi rate filtering, CIC
  16. Parallel processing
  17. FFT/IFFT
  18. FFT implementation
  19. Adaptive filtering and system examples (2h: describes adaptive filtering and how all the different techniques studied are used in different systems)
  20. LMS techniques & adaptive filtering
  21. System examples, high speed DSP
  22. Functional Verification
    1. Cosa e' , perche' si fa , in quale fase del progetto (cfr a punto 1.4)
    2. Confronto Approccio tradizionale VS Constrained Random Coverage Driven Verification
    3. Metodologia: Capisaldi della Functional Verification
      1. Verification Plan
      2. Verification Environment:
        1. Driving 
        2. Coverage 
        3. Monitoring
      3. Top Level TB -- Verification Environment and DUT
    4.  Costrutti System Verilog che supportano la metodologia
      1. Interfacce
      2. Classi
      3. Fork- Join
      4. Coverage Commands
      5. System Verilog Assertions
    5. Esempio completo di System Verilog Verification Environment
    6. Cenni sulla metodologia UVM

 

TESTI/BIBLIOGRAFIA

Dispense dei docenti

DOCENTI E COMMISSIONI

Commissione d'esame

LUCIA SEMINARA (Presidente)

MICHELE CHIABRERA

MAURIZIO VALLE

ERMANNO FABIO DI ZITTI (Presidente Supplente)

DANIELE GROSSO (Presidente Supplente)

LEZIONI

Orari delle lezioni

L'orario di tutti gli insegnamenti è consultabile all'indirizzo EasyAcademy.

ESAMI

MODALITA' D'ESAME

Scritto, Orale

MODALITA' DI ACCERTAMENTO

Risoluzione di esercizi e domande di verifica di comprensione dei concetti teorici

Calendario appelli

Dati Ora Luogo Tipologia Note
29/05/2024 14:00 GENOVA Orale
29/05/2024 14:00 GENOVA Esame su appuntamento
14/06/2024 11:00 GENOVA Orale
24/06/2024 14:00 GENOVA Orale
26/06/2024 14:00 GENOVA Orale

ALTRE INFORMAZIONI

Esame su appuntamento