CODICE 111454 ANNO ACCADEMICO 2025/2026 CFU 6 cfu anno 1 INFORMATICA 11896 (L-31 R) - GENOVA SETTORE SCIENTIFICO DISCIPLINARE INF/01 LINGUA Italiano SEDE GENOVA PERIODO 2° Semestre MODULI Questo insegnamento è un modulo di: ARCHITETTURA DEI CALCOLATORI OBIETTIVI E CONTENUTI OBIETTIVI FORMATIVI Comprendere le prestazioni dei programmi sequenziali alla luce delle nozioni acquisite relative al funzionamento delle attuali architetture per quanto riguarda il processore, le gerarchie di memoria, e la cooperazione tra hardware e software in generale. Comprendere l'architettura delle GPU, con riferimento agli ambiti applicativi e alle prestazioni. OBIETTIVI FORMATIVI (DETTAGLIO) E RISULTATI DI APPRENDIMENTO La studentessa/lo studente acquisirà le competenze necessarie per comprendere come i programmi di alto livello sono eseguiti dai moderni calcolatori. La scelta dell'architettura di riferimento è un aspetto chiave. In continuità con il modulo precedente si è scelto di adottare l'architettura RISC-V in quanto offre un modello semplice, elegante, moderno, open source e di crescente interesse anche in ambito non accademico. Alla fine del corso lo studente sarà in grado di: analizzare i componenti digitali che sono alla base dell’architettura dei moderni calcolatori; descrivere come semplici programmi nell'assembler del RISC-V sono eseguiti in tale architettura; comprendere come un calcolatore traduce un linguaggio di alto livello in linguaggio macchina; comprendere come le prestazioni dei programmi dipendano dall'uso efficace delle caratteristiche architetturali, quali l'utilizzo efficiente della cache, la vettorizzazione e la programmazione multithreading; utilizzare un compilatore in modo più efficace specificando alcuni flag per l'ottimizzazione del codice. PREREQUISITI Non sono previsti prerequisiti specifici MODALITA' DIDATTICHE Lezioni frontali , esercitazioni in laboratorio, assignment in itinere con consegna e valutazione. Verranno utilizzati instant polling per autovalutazione e didattica per gruppi e casi/problemi. PROGRAMMA/CONTENUTO Circuiti sequenziali Flip-Flops, Latches, e registri Architettura di riferimento di Moore per la sintesi di circuiti sequenziali Gerarchia delle memorie Organizzazione delle memorie, località temporale e spaziale Memorie SRAM e DRAM Principi base e prestazioni delle memorie cache Processori moderni Pipelining ed hazards nell'architettura Risc-V Parallelismo a livello di parola Parallelismo a livello di istruzioni Processori vettoriali Multithreading hardware Introduzione alle GPU TESTI/BIBLIOGRAFIA David A Patterson John L Hennessy Struttura e progetto dei calcolatori Progettare con RISC-V Seconda edizione italiana ISBN: 9788808199669 Verrà fornito dai docenti mediante Aulaweb ulteriore materiale quali dispense, manuali e programmi di simulazione. DOCENTI E COMMISSIONI DANIELE D'AGOSTINO Ricevimento: Su appuntamento, in presenza o via Teams GIORGIO DELZANNO Ricevimento: Su appuntamento, in presenza o via Teams LEZIONI INIZIO LEZIONI In accordo con il calendario didattico approvato dal Consiglio dei Corsi di Studio in Informatica: https://corsi.unige.it/corsi/11896/studenti-orario Orari delle lezioni L'orario di questo insegnamento è consultabile all'indirizzo: Portale EasyAcademy ALTRE INFORMAZIONI Per ulteriori informazioni, consultare il modulo Aulaweb dell'insegnamento o contattare il docente.
