PRESENTAZIONE

Il corso è finalizzato a fornire le basi della logica e dell'aritmetica binaria per l’analisi ed il progetto dei sistemi digitali.

OBIETTIVI E CONTENUTI

OBIETTIVI FORMATIVI

L'insegnamento introduce le categorie e le metodologie per lo studio ed il progetto di sistemi digitali. Contenuti: algebra di Boole, descrizione, sintesi e ottimizzazione di reti combinatorie, progettazione di macchine a stati finiti asincrone e sincrone, analisi e sintesi di sottosistemi complessi (contatori, sommatori, unità aritmetiche, memorie,..). Per la descrizione dei sistemi digitali verrà insegnato e utilizzato il linguaggio VHDL.

OBIETTIVI FORMATIVI (DETTAGLIO) E RISULTATI DI APPRENDIMENTO

Al termine del corso lo studente che lo ha seguito con successo sarà in grado di capire, analizzare e progettare, a livello funzionale, semplici sistemi digitali basati su Macchine a Stati Finiti ed architetture digitali standard. Sarà inoltre in grado di comprendere nei dettagli il funzionamento di un semplice microcalcolatore.

PREREQUISITI

Nessuno

MODALITA' DIDATTICHE

Il corso alterna lezioni frontali ed esercitazioni di laboratorio.

PROGRAMMA/CONTENUTO

1. Algebra booleana e reti combinatorie
- Trattazione classica che non richiede conoscenze preliminari.
2. Progetto di reti combinatorie
- Sintesi e minimizzazione con le mappe di Karnaugh.
- Reti Combinatorie standard
- Ritardi di propagazione.
3. Aritmetica binaria
- Trattazione classica.
- Reti aritmetiche.
4. Complementi sul progetto di reti combinatorie
- Minimizzazione di espressioni con il metodo Quine-McCluskey.
5. Introduzione alle reti sequenziali
- Transizione intuitiva dalle reti combinatorie alle sequenziali.
- Struttura e funzionamento dei principali tipi di flip-flop.
- Caratteristiche dinamiche dei flip-flop.
6. Reti sincrone di flip-flop
- Introduzione alle reti sincrone di flip-flop.
- Reti sequenziali: registri e contatori.
- Tecniche di analisi temporale delle reti sincrone.
La trattazione dei contatori e dei registri pu`o essere ridotta, come pure l’analisi temporale delle reti sequenziali.
7. Reti sequenziali come Macchine a Stati Finiti
- Progetto della MSF, realizzata tramite i diagrammi ASM.
- Esercizi risolti di diagrammi ASM.
- Sintesi della MSF con tabelle di stato e mappe.
La sintesi della MSF pu`o essere ridotta, omettendo le mappe a variabili riportate, o tralasciata del tutto.
8. La Macchina a Stati Finiti come controllore di sistema.
- Progettazione di sistemi controllore - datapath.
- Esercizi risolti sui sistemi controllore - datapath.

TESTI/BIBLIOGRAFIA

G. Donzellini, L. Oneto, D. Ponta, and Anguita. D. Introduction to Digital Systems Design. Springer, 2018

G. Donzellini, L. Oneto, D. Ponta, and Anguita. D. Introduzione al Progetto di Sistemi Digitali. Springer, 2017

DOCENTI E COMMISSIONI

Commissione d'esame

LUCA ONETO (Presidente)

DOMENICO PONTA (Presidente)

DAVIDE ANGUITA

GIULIANO DONZELLINI

LEZIONI

Orari delle lezioni

RETI LOGICHE

ESAMI

MODALITA' D'ESAME

L’esame consiste in una prova scritta intermedia (Aprile, 0-10 punti), una prova finale (Giugno, 0-20 punti), ed una prova orale (+/- 3 punti).

In alternativa, prova scritta  (0-20 punti) e prova orale (0-10 punti).

MODALITA' DI ACCERTAMENTO

La prova scritta ha lo scopo di verificare la capacità dello studente di risolvere problemi di progettazione di sistemi digitali e la prova orale ha lo scopo di verificare sia il livello di conoscenza raggiunto sia la capacità di usare gli strumenti di progettazione e analisi delle reti combinatorie e sequenziali.

Calendario appelli